Железный сайт

  • Увеличить размер шрифта
  • Размер шрифта по умолчанию
  • Уменьшить размер шрифта
Главная Процессоры Знакомство с архитектурой AMD Bulldozer - Модули выборки и декодирования
Знакомство с архитектурой AMD Bulldozer - Модули выборки и декодирования
Рейтинг пользователей: / 10
ХудшийЛучший 
Автор: Андрей Миронов   
08.09.2010 18:18
Индекс материала
Знакомство с архитектурой AMD Bulldozer
Набор инструкций
Блоковая структура процессора
Модули выборки и декодирования
Вычислительные модули
Управление питанием и Заключение


Модули выборки и декодирования


Модуль выборки (Fetch) отвечает за выборку инструкций из памяти RAM или кэш-памяти по адресам, которые предоставляет вычислительный блок.

Модули Fetch и Decode

Как было показано на предыдущей странице, модуль выборки совместно используется двумя "ядрами", доступными в каждом модуле архитектуры Bulldozer. Кэш инструкций L1 также совместно используется этими двумя "ядрами", потому что это основная составляющая модуля выборки, но у каждого "ядра" есть свой собственный кэш данных L1. AMD уже объявили, что кэш инструкций L1, используемый в Bulldozer, является двухканальным множественно-ассоциативным кэшем на 64 Кб. Это та же конфигурация, что использовалась в CPU, основанных на архитектуре AMD64, но в то время, как CPU AMD64 имеют одну кэш-память L1 на ядро, процессоры на Bulldozer будут иметь одну общую кэш-память L1 на каждую пару ядер. При этом кэш данных, используемый каждым "ядром", будет всего лишь 16 Кб, что значительно меньше, чем 64 Кб на ядро как в современных процессорах AMD.

На данный момент AMD не обнародовали размер BTB (Branch Target Buffer) - буфер предсказания переходов Bulldozer, который является маленькой памятью, в которой хранится таблица истории переходов, используемой механизмом предсказания ветвлений CPU. Хотя, с другой стороны, размеры TLB (Translation Look-aside Buffer - буфер сверхоперативной памяти) были раскрыты, как можно видеть на изображении, показанном выше. Данные буферы представляют собой маленькую память, которая помогает ускорить процесс преобразования адреса виртуальной памяти в адрес физической памяти. TLB кэширует записи, что значительно сокращает время получения процессором адреса физической памяти.

Программы для ПК пишутся с использованием x86 инструкций, но в настоящее время процессоры понимают только инструкции RISC. А за преобразование инструкций x86 инструкций, даваемых программой, в микрокоманды RISC отвечает модуль декодирования. Микрокоманды являются видом инструкции, понятных ядру RISC процессора. В архитектуре Bulldozer есть четыре декодера, но AMD пока еще не обнародовали информацию о том, какие инструкции каждый из декодеров может обрабатывать. Обычно, хотя бы один из этих декодеров обрабатывает исключительно комплексные инструкции, используя микрокод ROM (“µcode” или "microcode"). Декодирование комплексных инструкций забирает несколько тактов, в результате чего они преобразовываются в несколько микрокоманд. Простые инструкции обычно преобразовываются за один такт и преобразовываются они в одну микрокоманду. Обычно производители оптимизируют свои процессоры так, чтобы декодирование наиболее распространенных инструкций производилось за один такт.




Понравилась новость? Поделись с друзьями!

Обновлено 08.09.2010 19:55
 

Извините, у Вас недостаточно прав для комментирования.

Заметили ошибку в тексте?

Сообщите админу - выделите текст с ошибкой и нажмите Shift+Enter.
Спасибо!

Подписка на новости сайта


Ваше имя или ник:

Ваш email:

Авторизация

Популярные статьи